路径: 主页 > GB/T > 第239页 > GB/T 43536.1-2023 | 标准编号 | GB/T 43536.1-2023 (GB/T43536.1-2023) | | 中文名称 | 三维集成电路 第1部分：术语和定义 | | 英文名称 | Three dimensional integrated circuit - Part 1: Terminologies and definitions | | 行业 | 国家标准 (推荐) | | 中标分类 | L55 | | 国际标准分类 | 31.200 | | 字数估计 | 14,190 | | 发布日期 | 2023-12-28 | | 实施日期 | 2024-04-01 | | 发布机构 | 国家市场监督管理总局、中国国家标准化管理委员会 | GB/T 43536.1-2023: 三维集成电路 第1部分：术语和定义
ICS 31.200
CCSL55
中华人民共和国国家标准
三维集成电路 第1部分:术语和定义
Part1:Terminology,IDT)
2023-12-28发布
2024-04-01实施
国 家 市 场 监 督 管 理 总 局
国 家 标 准 化 管 理 委 员 会 发 布
前言
本文件按照GB/T 1.1-2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定
起草。
本文件是GB/T 43536《三维集成电路》的第1部分。GB/T 43536已经发布了以下部分:
---第1部分:术语和定义;
---第2部分:微间距叠层芯片的校准要求。
本文件等同采用IEC 63011-1:2018《集成电路 三维集成电路 第1部分:术语》。
本文件做了下列最小限度的编辑性改动:
---为与现有标准协调,将标准名称改为《三维集成电路 第1部分:术语和定义》。
请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。
本文件起草单位:中国电子技术标准化研究院、华进半导体封装先导技术研发中心有限公司、电子
科技大学、池州华宇电子科技股份有限公司、中国科学院微电子研究所、中国航天科技集团公司第九研
究院第七七一研究所、珠海越亚半导体股份有限公司。
本文件主要起草人:李锟、肖克来提、彭博、彭勇、高见头、吴道伟、陈先明。
引 言
高性能电子系统需要大数据处理集成电路(IC)和存储IC之间交换。采用垂直互连芯片堆叠多个
IC为芯片之间提供了更高的数据交换率。另外,凸点、金属柱或金属焊盘这些传统的互连和TSV能构
成三个或多个芯片集成。多IC集成环境与集成在印制电路板上有巨大差异。
GB/T 43536《三维集成电路》,拟由三个部分组成。
---第1部分:术语和定义。目的在于界定多芯片IC相关定义。
---第2部分:微间距叠层芯片的校准要求。目的在于为使用硅通孔技术的叠层芯片在生产制造
过程中的垂直堆叠校准给出可操作、可证实的程序。
---第3部分:硅通孔模型及测试方法。目的在于为使用硅通孔进行叠层封装的芯片质量提供可
规范化的要求。
三维集成电路 第1部分:术语和定义
1 范围
本文件界定了基于硅通孔(TSV)或凸点实现堆叠芯片的多芯片集成电路的术语和定义。
本文件适用于基于硅通孔(TSV)或凸点实现堆叠芯片的多芯片集成电路的制造和测试。
2 规范性引用文件
本文件没有规范性引用文件。
3 术语和定义
3.1 通用术语
下列术语与二次集成方法相关,二次集成指在半导体水平表面垂直集成集成电路的制造方法。
3.1.1
转接板 interposer
将一个接口或互连层与另一个接口或互连层相连接的中介层。
注:转接板的目的是扩展互连层到更宽的节距或者再布线到不同的互连层。
3.1.2
采用连接结构将基础电子元器件层间进行堆叠的技术。
注1:“基础电子元器件”指晶体管、二极管、电阻器、电容器和电感器等。
注2:多片互连技术的特殊情况是转接板可只包含内互连层,虽然在很多情况下其他电子元器件(特别是去耦电容)
可被嵌入到转接板中。
3.1.3
三维互连 3-Dbonding
将两个或多个芯片或晶圆表面电气连接或机械连接在一起的过程。
示例:芯片到芯片、芯片到晶圆及晶圆到晶圆。
3.1.4
三维堆叠 3-Dstacking
实现两个或多个器件间的电气内互连的三维键合操作。
3.1.5
三维封装 3-Dpackaging
使用引线键合、叠层封装或嵌入印制电路板的多芯片三维集成。
3.1.6
三维晶圆级封装 3-Dwafer......
|