路径: 主页 > GB/T > 第239页 > GB/T 44775-2024 | 标准编号 | GB/T 44775-2024 (GB/T44775-2024) | | 中文名称 | 集成电路三维封装 芯片叠层工艺过程和评价要求 | | 英文名称 | Integrated circuit 3D packaging - Requirement for die stack process and evaluation | | 行业 | 国家标准 (推荐) | | 中标分类 | L55 | | 国际标准分类 | 31.200 | | 字数估计 | 20,227 | | 发布日期 | 2024-10-26 | | 实施日期 | 2025-05-01 | | 发布机构 | 国家市场监督管理总局、国家标准化管理委员会 | GB/T 44775-2024: 集成电路三维封装 芯片叠层工艺过程和评价要求
ICS 31.200
CCSL55
中华人民共和国国家标准
集成电路三维封装
芯片叠层工艺过程和评价要求
2024-10-26发布
2025-05-01实施
国 家 市 场 监 督 管 理 总 局
国 家 标 准 化 管 理 委 员 会 发 布
目次
前言 Ⅲ
1 范围 1
2 规范性引用文件 1
3 术语和定义 1
4 一般要求 1
4.1 设备、仪器和工装夹具 1
4.2 材料 2
4.3 注意事项 2
5 详细要求 2
5.1 环境 2
5.2 典型工艺流程 3
5.3 工艺准备 4
5.4 待叠层芯片确认 5
5.5 引线键合类芯片叠层工艺 5
5.6 倒装类芯片叠层工艺 7
5.7 标识、转运、贮存 8
5.8 记录 8
6 评价要求 8
6.1 引线键合类芯片叠层工艺的评价要求 8
6.2 倒装类芯片叠层工艺的评价要求 13
前言
本文件按照GB/T 1.1-2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定
起草。
请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国集成电路标准化技术委员会(SAC/TC599)归口。
本文件起草单位:中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司。
本文件主要起草人:袁世伟、高娜燕、肖汉武、帅喆、黄海林、肖隆腾、何慧颖。
集成电路三维封装
芯片叠层工艺过程和评价要求
1 范围
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价
要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
2 规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文
件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于
本文件。
GB/T 25915.1-2021 洁净室及相关受控环境 第1部分:控粒子浓度划分空气洁净度等级
GB/T 35005-2018 集成电路倒装焊试验方法
3 术语和定义
下列术语和定义适用于本文件。
3.1
芯片堆叠 diestack
将包含两层或多层有源电子器件的芯片水平集成在一个电路里。
4 一般要求
4.1 设备、仪器和工装夹具
叠层工艺所需设备仪器应定期进行鉴定和校准。工装夹具应完好无损、洁净,规格尺寸应与工艺要
求相适应,常用设备仪器及工装夹具见表1所示。
表1 常用设备仪器及工装夹具
序号 名称 主要技术要求 用途
1 贴片机 装片精度:XY 不超过20μm,旋转小于或等于0.5° 点胶、装片工艺
2 热压焊机 温度、压力范围可调 用于倒装芯片互连
3 固化炉 温度误差不超过10℃;30min时间误......
|